DDR3是一種電腦內(nèi)存規(guī)格。它屬于SDRAM家族的內(nèi)存產(chǎn)品，提供了相較于DDR2 SDRAM更高的運(yùn)行效能與更低的電壓。

DDR3技術(shù)概論

DDR3 SDRAM為了更省電、傳輸效率更快，使用了SSTL 15的I/O接口，運(yùn)作I/O電壓是1.5V，采用CSP、FBGA封裝方式包裝，除了延續(xù)DDR2 SDRAM的ODT、OCD、Posted CAS、AL控制方式外，另外新增了更為精進(jìn)的CWD、Reset、ZQ、SRT、RASR功能。

DDR3內(nèi)存的技術(shù)改進(jìn)

邏輯Bank數(shù)量：DDR2 SDRAM中有4Bank和8Bank的設(shè)計(jì)，目的就是為了應(yīng)對(duì)未來(lái)大容量芯片的需求。而DDR3很可能將從2Gb容量起步，因此起始的邏輯Bank就是8個(gè)，另外還為未來(lái)的16個(gè)邏輯Bank做好了準(zhǔn)備。

封裝：DDR3由于新增了一些功能，所以在引腳方面會(huì)有所增加，8bit芯片采用78球FBGA封裝，16bit芯片采用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規(guī)格。

突發(fā)長(zhǎng)度：由于DDR3的預(yù)取為8bit，所以突發(fā)傳輸周期(BL，Burst Length)也固定為8，而對(duì)于DDR2和早期的DDR架構(gòu)的系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個(gè)4-bit Burst Chop(突發(fā)突變)模式，即由一個(gè)BL=4的讀取操作加上一個(gè)BL=4的寫(xiě)入操作來(lái)合成一個(gè)BL=8的數(shù)據(jù)突發(fā)傳輸，屆時(shí)可通過(guò)A12地址線來(lái)控制這一突發(fā)模式。

尋址時(shí)序：DDR3的延遲在5至11之間，且附加延遲(AL)的設(shè)計(jì)也有所變化。

降低功耗：DDR3內(nèi)存在達(dá)到高帶寬的同時(shí)，其功耗反而可以降低，其核心工作電壓從DDR2的1.8V降至1.5V，相關(guān)數(shù)據(jù)預(yù)測(cè)DDR3將比現(xiàn)時(shí)DDR2節(jié)省30%的功耗。